НЕФТЬ-ГАЗ ЭЛЕКТРОННАЯ БИБЛИОТЕКА
На главную >>


Теперь на нашем сайте можно за 5 минут создать свежий реферат или доклад

Скачать книгу целиком можно на сайте: www.nglib.ru.

Предложения в тексте с термином "Модули"

3-8 обозначены конструктивные модули.

Модуль Ml выполняет функцию 2И—ИЛИ—НЕ, модуль М2 выполняет функцию 2(И—ИЛИ—НЕ).

Понятие логического элемента и конструктивного модуля ЦВМ нетождественны, так как конструктивный модуль (ячейка) может содержать не один, а несколько логических элементов, иметь более одного выхода, иметь специальные выводы, позволяющие производить перекоммутацию входов и, таким образом, реализовать в одном

3-10, является счетчиком по модулю 2 количества входных импульсов.

Типовой модуль схем РТЛ обычно содержит два трех-входовых клапана ИЛИ — НЕ (И—НЕ) или один шести-входовой клапан ИЛИ — НЕ (И—НЕ).

В интегральных комплексах элементов триггеры и схемы, управляющие их входами («входная логика»), выполняется в виде конструктивно законченного модуля— на одной кремниевой пластине, заключенной в корпус с выводами.

В зависимости от особенностей схемы такого модуля (элемента) меняется логика работы триггера.

реализуется операция суммирования по модулю 2 сигнала состояния триггера Q и входного сигнала Т.

Поразрядное сложение реализует в каждом разряде преобразуемых слов операцию суммирования по модулю 2.

Двоичные счетчики в свою очередь подразделяются на счетчики, модуль пересчета которых равен 2й, и счетчики, модуль пересчета которых не равен 2" (где п— разрядность счетчика).

Последние называются счетчиками по модулю М (где М — число, некратное степени двойки).

реализуется сложение по модулю два в этом разряде).

Следовательно, простейшее кодовое кольцо, считающее по модулю 8, не использует всех возможных комбинаций состояний четырех триггеров.

3-68) позволяет увеличить модуль пересчета входных

Обычно основная память машины—ОЗУ состоит из нескольких модулей, каждый из которых имеет свой зака 1—3 мксек.

В первом случае в разрядной сетке машины могут быть представлены только числа, которые по модулю меньше единицы, во втором— только целые числа.

2-2,6 позволяет представлять положительные и отрицательные целые двоичные числа, модуль которых

Масштабирование оказывается более простым и привычным для научно-технических расчетов, если все числа по модулю должны быть меньше единицы, т.

Присоединяя к минимальному комплекту те или иные вводные и выводные устройства, дополнительные модули памяти и т.

Модуль порядка.

Модуль мантиссы •S&

(За —модуль порядка.

<Х24 — модуля мантиссы.

10-1, содержит следующие основные устройства; процессоры, модули оперативного запоминающего устройства (ОЗУ), каналы ввода-вывода; устройства управления периферийными аппаратами (УУ), периферийные аппараты (А).

устройствами, начинающими операцию обмена, являются процессоры и каналы; исполнительными устройствами в данном интерфейсе являются модули оперативного запоминающего устройства.

Модуль ОЗУ\

В этом варианте интерфейса модули ОЗУ подключены одновременно к нескольким независимым магистралям, к каждой из которых подключен процессор или канал.

При таком построении интерфейса возможно одновременное обращение нескольких ведущих устройств по разным магистралям к разным модулям ОЗУ, что позволяет значительно увеличить производительность вычислительного комплекса.

Задержки в сеансе связи с ОЗУ возможны лишь при одновременном обращении нескольких ведущих устройств к одному и тому же модулю ОЗУ.

В этом случае модуль ОЗУ по определенному приоритету последовательно во времени производит обслуживание запросов от ведущих устройств.

ЗУ указывает, что начался сеанс связи ведущего устройства с соответствующим модулем ОЗУ.

Ведущее устройство при необходимости вступить в сеанс связи с ОЗУ для записи слова посылает в магистраль МВУ следующую информацию: номер -того модуля ОЗУ, к которому с но обращается, адрес ячейки в этом модуле ОЗУ, свой собственный номер и указатель операции записи.

ВУ относительно сигналов, перечисленных в этапе 1, необходимо для того, чтобы схема сравнения соответствующего модуля ОЗУ успела сравнить свой номер с номером модуля ОЗУ, установленным на магистрали ведущего устройства, и только после их совпадения воспринять Выз.

ВУ, как относящийся именно к этому модулю.

ВУ, воспринятому соответствующим модулем ОЗУ, модуль ОЗУ принимает адрес и служебные сигналы из соответствующей магистрали ведущего устройства.

После того как адресные и служебные сигналы Приняты в регистр ОЗУ, одновременно производятся дешифрация указателя типа операции, которую должен выполнить данный модуль ОЗУ, и установка принятого номера ведущего устройства на шинах магистрали МЗУ.

С некоторой задержкой относительно выдачи номера ведущего устройства на шины магистрали МЗУ модуль ЗУ возбуждает сигнал Выз.

ЗУ запускается чтение в модуле ОЗУ.

Как только цикл чтения закончен, модуль ОЗУ отключает номер ведущего устройства с шин МЗУ и подключает к этой магистрали информацию.

Одновременно модуль ОЗУ снимает Выз.

Ведущее устройство, находящееся в сеансе связи с данным модулем: ОЗУ, при снятии сигнала Выз.

ВУ модуль ОЗУ отключает информацию с магистрали МЗУ.

Шины интерфейса проходят через процессор, модули ОЗУ и периферийные устройства.

Модули ОЗУ могут быть только исполнительными устройствами.

Например, при выборке операнда из памяти процессор является ведущим устройством и организует связь с модулем ОЗУ.

Таким образом, адресные шины интерфейса обеспечивают ведущему устройству возможность обращения как к модулям ОЗУ, так и к любым периферийным устройствам системы.

Точно так же любое периферийное устройство, став ведущим, может обращаться, минуя процессор, к любому модулю ОЗУ или любому другому периферийному устройству.

Для его представления нужно такое же количество разрядов, как для модуля и знака порядка р.

При записи отрицательного числа в дополнительном коде ставят единицу в разряд знака, а цифровую часть числа заменяют дополнением модуля числа до целой единицы.

Если в разделимом коде для кодкрования и декодирования информации используется операция поразрядного сложения по модулю 2, то разделимый код называется систематическим (иногда групповым*) кодом.

Ввиду простоты аппаратной реализации суммирования по модулю 2 наибольшее распространение в системах контроля вычислительных машин получили равномерные разделимые систематические коды.

В общем случае, для того чтобы избыточный код позволял обнаруживать ошибки кратностью г, он дол* Применение термина «групповой код» объясняется тем, что в систематических кодах множество кодовых слов образует группу по отношению к операции сложения по модулю 2.

Легко установить связь кодирования при контроле по четности с выполнением сложения по модулю 2.

Если количество единиц в слове должно быть четным, то в контрольный разряд записывается прямой код суммы по модулю 2 всех информационных разрядов слова.

Поразрядное сравнение может быть выполнено путем определения сумм по модулю 2 для каждой пары соответствующих разрядов регистров.

Схема суммирования по модулю 2 для двух разрядов реализуется на двух схемах И, объединенных схемой ИЛИ, так как aQ)b—abyab, где знак0озпачает сумму по модулю 2, а и b — значения соответствующих разрядов регистров.

Знак ф означает сложение по модулю 2; п — число разрядов слагаемого или суммы.

Сложив все п вышеприведенных равенств по модулю 2, получим; образования суммы S из компонентов а, Ъ и с.

Контроль по модулю 3.

Каждому числу, участвующе; му в арифметической операции, ставится в соответствие контрольный код, представляющий собой остаток от деления числа на 3 (или, как говорят, остаток по модулю 3).

Покажем, что если в качестве контрольного кода используется остаток по модулю 3, то в качестве контрольной операции над остатками может быть выбрана та же контроль по модулю 3 обнаруживает часть двойных ошибок, а именно те, при которых правильный и ошибочный результат имеют несовпадающие остатки от деления на 3.

12-5 изображена блок-схема сумматора с контролем по модулю 3.

Блок-схема сумматора с контролем по модулю 3.

Однако кодирование по модулю 3 обладает свойством, облегчающим построение схемы формирования остатков.

Схемы первой ступени определяют остаток по модулю 3 четверичных цифр, расположенных в двух соседних разрядах, схемы второй ступени определяют остаток по модулю 3 от суммы цифр, входящих в схемы первой ступени, и т.

Может быть применен контроль по модулю с большим основанием, чем 3 (по любому модулю вида 2™ — 1), при этом увеличивается число кратных ошибок, которые могут обнаруживаться системой контроля, однако возрастает сложность кодирующей и декодирующей аппаратуры.

Контроль по модулю может быть также применен для прямой проверки не только операции сложения, но и других арифметических и логических операций.

Внедрение интегральных схем, технологии многослойного печатного монтажа и других технологических усовершенствований приводит к уменьшению размеров цифровых вычислительных машин, но одновременно усложняет доступ к функциональным модулям со стороны обслуживающего персонала.

Допустим, что производится сложение двух отрицательных двоичных чисел, представленных в дополнительном коде, причем эти числа по модулю меньше, а их сумма по модулю больше единицы, например: (^)доп= 1,01010 (—0,10110) (<Э)до.

Отметим, что при алгебраическом сложении двух чисел G и Q, каждое из которых по модулю меньше единицы, может возникнуть переполнение разрядной сетки, но при этом модуль получаемой суммы всегда меньше двух.




Главный редактор проекта: Мавлютов Р.Р.
oglib@mail.ru